- 相關推薦
用于智能天線設計的多路信號源
摘要： 本文提出了一種使用直接數字合成（DDFS）的方法來模擬8路信號，用于智能天線的測試及各種通信設備的設計。以及該信號源的硬件電路板設計的一種特殊方法，使得該硬件有較強的擴展性。關鍵字： 多路，信號源，DDFS，可編程器件，高速D/A
1．引言
智能天線是由多個天線單元組成的天線陣列，但是傳統的波形發生器多為兩路，無法模擬智能天線所接收到的陣列信號。本文研制的多通路信號源，能同時產生獨立且時鐘同步的8路信號。通過可視化的操作界面對各陣元天線的波形進行設計。系統采用了板卡分離的設計使得系統有較強的擴展性，方便了工程人員對通信設備的各種設計。
2．系統基本原理
系統框圖如圖（1）所示。本系統采用DDFS的方法產生所需波形。PLD用于地址累加，RAM 用于波形存儲，本系統采用51系列的單片機進行接口的控制。51系列單片機雖然是8位的單片機，但卻是一個十分經典通用的單片機系列。它的操作簡單，特別是與計算機的串口的連接，完全不用理會底層的操作。但是它也有一個致命的弱點——運行速度較低，計算性能較低，完全無法和具有流水指令集的DSP相比，因此無法直接使用它實現DDFS頻率合成，所以須采用計算機生成波形數據，使用較高頻率下工作的PLD器件推動RAM陣列合成所需的信號。
系統里波形存儲沒有采用一般的單一存儲器的存儲方法，因為在較高頻率下無法使用非易失性存儲器，若使用高速存儲器SRAM，則在二次加電后數據將會丟失。這里使用了雙存儲器方法，即同時使用FLASH和SRAM存儲數據，所需數據通過計算機計算后經串行口或USB口下載到FLASH中。以后每次加電，數據再從FLASH轉移到高速RAM中進行DDFS合成。這樣就可以彌補兩者的不足。
前面已經介紹了本系統所使用的雙存儲器機制，這里再介紹一下各存儲器的選型及工作方式。FLASH使用W29C040，它的寫操作是按頁操作，每頁256個字節，容量為512K字節。SRAM使用的是ALLIANCE的AS7C3256-15，容量32K字節，速度為15 。經過電腦計算軟件計算所得的數據經過計算機串口或USB口下載到系統板中，在每次加電后數據再從FLASH轉存到RAM中。
在計算機下載中數據又分為從串口下載和USB口下載，數據如果從串口下載首先必須下載到RAM中，再一頁一頁的寫到FLASH中，因為串口速率最高為128000波特率，接收一個字節的最短時間為 ，單片機在寫完一個字節后寫線就升高，由參考資料的時序可以看出若FLASH寫線變高時間過長就會進入內部的寫操作，因此接下載的數據將無法寫入FLASH。為此必須先把256個字節數據寫到RAM中再從RAM寫到FLASH。如果使用USB接口，只要設置在高速狀態下就可以直接寫FLASH。
系統所采用的RAM數據位只有8位，而DA為12位所以必須由2片RAM合成一個12位的數據。但是如果這樣，其中一片RAM 要丟掉一半的存儲空間，所以使用3片RAM提供共24位數據給2片DA，這樣節省了RAM空間，其電路如圖（2）
系統的USB接口采用飛利浦的USB接口芯片PDIUSBD12。PDIUSBD12是一片USB接口芯片它可以把串行數據轉換為8位的并行數據，符合通用串行總線USB 1.1 版規范，集成了FIFO存儲器收發器以及電壓調整器，可與任何外部微控制器/微處理實現高速并行接口2M 字節/秒，完全自治的直接內存存取DMA 操作，集成320 字節多結構FIFO 存儲器，主端點的雙緩沖配置增加了數據吞吐量并輕松實現實時數據傳輸，在批量模式和同步模式下均可實現1M 字節/秒的數據傳輸速率。
由于微處理器速度限制和數字濾波器運算量的要求，系統通常在中頻部分進行數字化，然后再進入DSP進行處理。因此該系統產生的8路模擬信號最高輸出為10.7MHz。理論上只要相位累加器的位數足夠大相位分辨率可以足夠精確，但綜合考察目前存儲器、計數器的技術水平，選擇D/A轉換速率不小于要求輸出基帶最高頻率的四倍則。這里選取了AD9752。此芯片是美國AD公司生產的高性能DA器件。它是TxDACTM系列成員之一，其分辨率為12位，速率可達100MHz，它采用單一電源供電，范圍為2.7-5.5V。 AD9752采用先進的COMS工藝。邊緣觸發鎖存和1.2V的帶補償的內置參考電壓，提供了完整的單片DAC解決方案。AD9752是差分電流輸出，滿量程為20mA，輸出阻抗大于100kΩ。它的差分電流輸出，支持單端或差分應用。電流輸出可直接與電阻連接提供兩個互補的單端電壓輸出，也可直接輸入變壓器，輸出電壓為1.25V。由于DA的時鐘是在上升沿鎖存數據，因此D/A數據的輸入要考慮到在同時鐘源下，會與下降沿鎖數據的器件存在一個脈沖的時延，因此在它的時鐘端加入了一個非門進行時鐘的翻轉。DA輸出的信號須加以低通濾波器平滑信號，但由于所需信號為一個10.7M的帶通信號所以可以用一個帶通濾波器代替。
PLD使用的是MAX7128-15，在設計時使用了圖形化參數宏模塊（LPM）和硬件描述語言（AHDL）相結合的方法。PLD內部框圖如圖（3）。其中外部數據總線用于連接單片機的地址和數據總線。由于系統共用一套總線所以總線控制主要是進行總線的仲裁，使單片機不會與相位累加器產生總線上的碰撞。地址，數據總線用于連接RAM地址和數據總線，地址譯碼用于選擇各個RAM。
3．電路板設計
在電路板的設計中發現，如果使用一塊電路板則布線過長且有較多的信號反射。而且系統時鐘走線很難達到一致。縱觀此系統發現，此系統電路單元重復較多。所以采用了板卡分離的設計方法，即把單片機和可編程器件作為系統主板如圖（4）左，而把DA和RAM作為一塊擴展卡，每個擴展卡上有兩路輸出信號，通過總線擴展把他們連接起來。這樣就可使用不同的擴展卡實現不同的系統功能，為系統更進一步的開發提供了很寬的空間。此外這樣的設計也減小了系統的體積，提高了單元電路的利用率。
4．軟件設計
控制程序設計
在單片機上所需實現的主要是各種端口的控制，沒有較復雜的算法，因此只給出了程序的流程圖，其中包括中斷處理程序和上電復位初始化程序兩部分。在初始化的時候對USB的初始化稍復雜，須進行USB總線的枚舉，同步斷點使能，模式設置等。各流程如圖（5）
系統軟件設計
系統軟件采用VB編寫，主要是完成數據的下載和波形的計算。對于數據的下載主要是對串口和USB的操作。在VB中有大量的控件可使用，使得各種操作變得簡單。在下載程序中主要使用了Microsoft comm Control控件控制串行口的數據下載，這里得串口采用定時中斷的方式發送數據。這是因為在單片機端為了設計簡單沒有進行數據的流控，因此數據可能會丟失。對于USB的操作VB需要調用Creatfile()，CreatFile()，WriteFile()，ClosseFile()等API函數。調用這些API需要進行申明，但是它的申明與C中有所不同，具體參考了VB中所帶的“API文本瀏覽器”中的內容。系統軟件除了負責下載還要負責進行波形的數據計算，此系統主要是給智能天線測試用，所以設計的軟件只模擬天線陣列中8個天線接收的不同信號。它可以調整信號的數量，可以對每個信號進行幅度和相位的調整，并且可以模擬理想狀態下的陣列輸出信號，這樣便可以與所要測試的系統進行比較。圖（6）是軟件界面。圖中只顯示了兩路信號，圖（7）是用示波器顯示的與圖（6）相對應的系統輸出波形。
5．結語
這個系統方便了通信設計人員對通信設備的設計和調試。同時該系統的靈活設計使得系統又有較強的擴展功能，更換板卡就可以使系統具有不同的功能。使得系統可以方便的用于其它設備設計的調試中。
【用于智能天線設計的多路信號源】相關文章：
智能天線實驗平臺研究08-06
多路讀寫的SDRAM接口設計08-06
VXI總線專用中頻信號源的設計08-06
多路MPEG-4監控系統的設計與實現08-06
高精度正弦全自動激勵信號源的設計與實現08-06
CAN智能節點的設計08-06
用于植入式裝置的遙測系統設計08-06