- 相關推薦
ADSP-21535 Blackfin的Mem DMA高速通信
摘要：針對ＡＤＳＰ－２１５３５ Ｂｌａｃｋｆｉｎ 的Ｍｅｍ ＤＭＡ 高速通信中的關鍵技術進行了討論，分析了系統的內存管理，對ＤＭＡ的相關寄存器的配置進行了詳細講解，并給出了具體實例。對多種內存之間的ＤＭＡ列出了實際的指標評測，為該系列ＤＳＰ工程應用的高速通信設計提供了重要參考。關鍵詞： ADSP-21535, Blackfin Mem DMA
ＡＤＳＰ－２１５３５ Ｂｌａｃｋｆｉｎ 是美國ＡＤ公司和Ｉｎｔｅｌ 公司于２００１年底聯合推出的一款定點ＤＳＰ， ＲＩＳＣ指令結構，運作高效，具有十分優異的性能。該ＤＳＰ具有３００ＭＨｚ的主頻，２個４０ｂｉｔ的ＭＡＣ（乘加器）和２個３２ｂｉｔ的ＡＬＵ（算術邏輯單元），４個８ｂｉｔ的視頻處理單元，１６個地址尋址單元。該ＤＳＰ內部集成了３０８ＫＢ的ＲＡＭ，并具有豐富的外部接口，如ＰＣＩ、ＵＳＢ、ＳＰＩ、同步和異步串口等。同時，芯片內部設計了看門狗和多種定時器，充分滿足軟件工程穩定性的設計要求。值得一提的是，２１５３５可以動態地控制電壓輸入，調整運行頻率，減少芯片功耗，十分適用于移動產品的設計。
(范文先生網www.baimashangsha.com收集整理)
２００２年底，ＡＤ公司在中國開始大規模推廣Ｂｌａｃｋｆｉｎ系列的ＤＳＰ，２１５３５成為該系列的旗艦產品。由于該ＤＳＰ推出時間不長，相關文獻幾乎沒有報道；而且，在許多接口性能方面，ＡＤ公司也沒有對其給出準確的指標。根據通常的設計經驗可知，新產品通常在某些方面沒有達到設計要求。筆者所設計的高速通信板數據交換速度必須達２０Ｍ Ｗｏｒｄ／ｓ以上，因此對該ＤＳＰ的高速通信必須進行準確仔細的評估和設計。
ＡＤＳＰ－２１５３５的內存訪問支持Ｉ／Ｏ方式、內存映射和多種ＤＭＡ方式，其中Ｍｅｍ ＤＭＡ（Ｍｅｍｏｒｙ ｔｏ ｍｅｍｏｒｙ ＤＭＡ）方式是最快的一種并行通信方式。因此，筆者在設計時選擇了Ｍｅｍ ＤＭＡ作為高速通信方式。由于２１５３５支持多種內存，因此在設計Ｍｅｍ ＤＭＡ時，必須對２１５３５的內存管理有一個詳細的了解。
１ ＡＤＳＰ－２１５３５的內存管理
２１５３５的內存管理十分強大。它把存儲器視為一個統一的４ＧＢ的地址空間，使用３２位地址。所有的資源，包括內部存儲器、外部存儲器、ＰＣＩ地址空間和Ｉ／Ｏ控制寄存器，都具有獨立的地址空間。此地址空間的各部分存儲器按照分級結構排列，以提供較高的性能價格比。一些快速、低延遲的存儲器（如Ｌ１）的位置接近處理器核心，而低成本低性能的存儲器遠離核心。 芯片內部的３０８ＫＢ ＲＡＭ中，其中Ｌ１（一級緩存）５２ＫＢ，Ｌ２（二級緩存）２５６ＫＢ；外部地址訪問空間可以高達７６８ＭＢ，通過ＥＢＩＵ（Ｅｘｔｅｒｎａｌ Ｂｕｓ Ｉｎｔｅｒｆａｃｅ Ｕｎｉｔ，外部總線接口單元）進行管理。ＥＢＩＵ支持多種內存，如ＳＤＲＡＭ、ＳＲＡＭ、ＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ、ＦＩＦＯ等。內存地址的具體配置空間如圖１所示。
Ｌ１作為ＤＳＰ的一級緩存，可以與ＤＳＰ的內核一樣，運行在３００Ｍｂｐｓ的高速上。它分為三部分：１６ＫＢ的Ｉｎｓｔｒｕｃｔｉｏｎ Ｒａｍ（指令存儲器）、，兩塊１６ＫＢ的Ｄａｔａ Ｒａｍ（數據存儲器）、４ＫＢ的Ｓｃｒａｔｃｈｐａｄ Ｒａｍ（中間結果緩存）。指令存儲器既可以作為ＳＲＡＭ，也可以配置為４路聯合設置的Ｃａｃｈｅ。數據存儲器能夠配置成雙路聯合設置的Ｃａｃｈｅ或者ＳＲＡＭ；中間結果緩存只能作為ＳＲＡＭ使用。指令緩存和數據緩存都可以通過ＤＭＡ方式灌入數據，但是對于中間結果緩存這種方式不能使用。
Ｌ２作為ＤＳＰ的二級緩存，是一個統一的指令和數據存儲器，能夠根據系統設計要求同時存放代碼和數據。Ｌ２具有ＤＳＰ核心同樣的帶寬，但是延遲時間較長，訪問Ｌ２單個獨立的地址時系統需要經過７個周期的延時，這時它的訪問速度在４２．８Ｍｂｐｓ左右。所以如果程序比較大，必須在Ｌ２中編寫程序時，通常將Ｌ１配置為Ｌ２的Ｃａｃｈｅ，這樣，速度可以大大加快。
２１５３５支持的片外存儲器種類很多，值得一提的是它的ＳＤＲＡＭ控制器。２１５３５集成的ＳＤＲＡＭ控制器能夠以ｆＳＣＬＫ（系統時鐘，為核心時鐘的若干分頻）的速度，與多達４個Ｂａｎｋ的工業標準ＳＤＲＡＭ或者ＤＩＭＭ接口。每個Ｂａｎｋ可以配置為１６ＭＢ～１２８ＭＢ的存儲器，符合ＰＣ１３３ ＳＤＲＡＭ的標準。
存儲器的ＤＭＡ控制器提供高帶寬的數據傳輸能力，它能夠在內部Ｌ１／Ｌ２存儲器和外部存儲器（包括ＰＣＩ存儲空間）之間執行代碼或者數據的塊傳輸。
２ ＤＭＡ寄存器的配置
為了描述Ｍｅｍ ＤＭＡ序列，ＤＭＡ控制器使用一套名為描述子塊（Ｄｅｓｃｒｉｐｔｏｒ）的參數。當需要后繼的ＤＭＡ序列時，這些描述子塊被鏈接起來。這樣，一個ＤＭＡ序列完成時能夠自動初始化下一個序列，并將其啟動。如果不需啟動下一個序列，只要將其指向一個內容為０的地址空間即可。如果下一次鏈接指向原描述子塊，則ＤＭＡ完成后暫停。為訪問整個ＡＤＳＰ－２１５３５的地址空間，源地址和目的地址描述子塊采用了全３２位地址的基指針。兩個描述子塊均為５個字的連續空間，需要注意的是該連續空間必須定義在Ｌ２范圍內。描述子塊內包含的內容如圖２所示。
Ｍｅｍ ＤＭＡ規定，描述子塊所在的首地址必須傳入相關的寄存器。描述子塊首地址的高１６位裝入ＤＭＡ＿ＤＢＰ寄存器（ＤＭＡ Ｄｅｓｃｒｉｐｔｏｒ Ｂａｓｅ Ｐｏｉｎｔｅｒ Ｒｅｇｉｓｔｅｒ，ＤＭＡ描述子塊基地址寄存器）內。由于該寄存器嚴格限定必須在０ｘＦ０００～０ｘＦ００３，這就限定了源和目的地址描述子塊只能定義在Ｌ２存儲器內，并且高１６位地址相同。
描述子塊首地址的低１６位放在兩個寄存器中，源地址描述子塊低１６位裝入ＭＤＳ＿ＤＮＤ寄存器（Ｓｏｕｒｃｅ Ｍｅｍｏｒｙ ＤＭＡ Ｎｅｘｔ Ｄｅｓｃｒｉｐｔｏｒ Ｐｏｉｎｔｅｒ Ｒｅｇｉｓｔｅｒ，ＤＭＡ源地址下一個描述子塊寄存器），而目的地址描述子塊低１６位裝入ＭＤＤ＿ＤＮＤ寄存器（Ｄｅｓｔｉｎａｔｉｏｎ Ｍｅｍｏｒｙ ＤＭＡ Ｎｅｘｔ Ｄｅｓｃｒｉｐｔｏｒ Ｐｏｉｎｔｅｒ Ｒｅｇｉｓｔｅｒ，ＤＭＡ目的地址下一個描述子塊寄存器）。其說明如圖３所示。
在描述子塊的地址傳入相應寄存器后，后面的四項先配置，然后設置第一項。也就是對管理ＤＭＡ啟動參數的寄存器進行參數配置。兩個配置寄存器的詳細內容如圖４所示。例如當目的地址寄存器為０ｘ８００３，源地址寄存器為０ｘ８００１時，傳輸的數據總長＝ＤＭＡ傳輸的長度×字。需要注意的是，雖然此時傳輸以１６位（字長）傳輸，但ＤＭＡ的帶寬是３２位，剩下的帶寬資源將被浪費。８位傳輸時，帶寬資源利用率更低。
下面，以一個具體的３２位ＤＭＡ例子說明上面的描述子塊和多個寄存器的使用方法。
圖4 DMA源地址和目的地址配置寄存器
３ ３２位ＤＭＡ的例程
Ｒ０．Ｈ ＝ ０ｘ８００９? ／／ＤＭＡ源配置字，設置為３２位傳輸
Ｒ０．Ｌ ＝ ０ｘ８００? ／／ＤＭＡ長度
Ｒ１．Ｌ ＝ ０ｘ２０００? ／／ＤＭＡ源地址低１６位
Ｒ１．Ｈ ＝ ０ｘｆ０００? ／／ＤＭＡ源地址高１６位，這里指向Ｌ２
Ｒ２．Ｌ ＝ ＲＡＭ＿ＲＥＡＤ? ／／ＤＭＡ源描述子塊首地址
低十六位，ＤＭＡ讀
Ｒ２．Ｈ ＝ ０ｘ８００ｂ? ／／ＤＭＡ目的配置字，設置為３２位傳輸
Ｒ３．Ｌ ＝０ｘ００００? ／／ＤＭＡ目的地址低１６位
Ｒ３．Ｈ ＝０ｘｆｆ９０? ／／ＤＭＡ目的地址高１６位，這里指向
Ｌ１數據存儲器－Ｂａｎｋ Ｂ
Ｒ４．Ｌ ＝ ＲＡＭ＿ＷＲＩＴＥ? ／／ＤＭＡ目的描述子塊首地址低
十六位，ＤＭＡ寫
Ｐ０．Ｌ ＝ ＲＡＭ＿ＲＥＡＤ? ／／將３２位的源描述子塊的地址
載入Ｐ０
Ｐ０．Ｈ ＝ ＲＡＭ＿ＲＥＡＤ?
Ｐ１．Ｌ ＝ ＲＡＭ＿ＷＲＩＴＥ? ／／將３２位的目的描述子塊的地
址載入Ｐ１
Ｐ１．Ｈ ＝ ＲＡＭ＿ＷＲＩＴＥ?
Ｗ?Ｐ０＋０ｘ２? ＝ Ｒ０? ／／將ＤＭＡ長度寫入源描述塊第
二個字中
?Ｐ０＋０ｘ４? ＝ Ｒ１? ／／將ＤＭＡ的３２位源起始地址
寫入源描述塊第三第四個字中
Ｗ?Ｐ０＋０ｘ８? ＝ Ｒ２．Ｌ? ／／將下一個源描述子塊的地址
寫入源描述塊第五個字中
Ｗ?Ｐ１＋０ｘ２? ＝ Ｒ０? ／／將ＤＭＡ長度寫入目的描述塊
第二個字中
?Ｐ１＋０ｘ４? ＝ Ｒ３? ／／將ＤＭＡ的３２位目的起始地址
寫入目的描述塊第三第四個字中
Ｗ?Ｐ１＋０ｘ８? ＝ Ｒ４? ／／將下一個目的描述子塊的地
址寫入目的描述塊第五個字中
Ｗ?Ｐ０? ＝ Ｒ０．Ｈ? ／／將ＤＭＡ源配置字寫入源描述
塊第一個字中
Ｗ?Ｐ１? ＝ Ｒ２．Ｈ? ／／將ＤＭＡ目的配置字寫入目的
描述塊第一個字中
Ｒ６ ＝ Ｐ０? ／／將Ｐ０的值同時存在Ｒ６內
Ｐ２．Ｌ ＝ ０ｘ３９０Ａ? ／／將ＤＭＡ源描述子塊配置寄存
器的地址傳給Ｐ２
Ｐ２．Ｈ ＝ ０ｘＦＦＣ０?
Ｗ?Ｐ２? ＝ Ｒ６．Ｌ? ／／將ＤＭＡ源描述子塊所在地址
的低１６位傳給Ｐ２指向的地方 Ｐ３．Ｌ ＝ ０ｘ４８８０? ／／將描述子塊基地址寄存器的
地址傳給Ｐ３
Ｐ３．Ｈ ＝ ０ｘＦＦＣ０?
Ｗ?Ｐ３? ＝ Ｒ６．Ｈ? ／／將ＤＭＡ源描述子塊所在地址
的高１６位傳給基地址寄存器
Ｐ４．Ｌ ＝ ０ｘ３８０Ａ?
Ｐ４．Ｈ ＝ ０ｘＦＦＣ０? ／／將ＤＭＡ目的描述子塊配置寄
存器的地址傳給Ｐ４
Ｒ６ ＝ Ｐ１? ／／將Ｐ１的值轉存到Ｒ６
Ｗ?Ｐ４? ＝ Ｒ６．Ｌ? ／／將目的描述子塊所在地址的
低１６位傳給配置目的地址寄存器
Ｐ５．Ｌ ＝ ０ｘ３９０２
Ｐ５．Ｈ ＝ ０ｘＦＦＣ０? ／／將ＤＭＡ源地址配置寄存器所
在地址傳給Ｐ５
Ｒ６ ＝ Ｗ?Ｐ５??
ＢＩＴＳＥＴ?Ｒ６?０?? ／／設置Ｒ６的最低位為１，表示
準備啟動讀ＤＭＡ
Ｉ０．Ｌ ＝ ０ｘ３８０２?
Ｉ０．Ｈ ＝ ０ｘＦＦＣ０? ／／將ＤＭＡ目的地址配置寄存器
的地址傳給Ｉ０
Ｒ７．Ｌ ＝ Ｗ?Ｉ０??
ＢＩＴＳＥＴ?Ｒ７?０?? ／／設置Ｒ７的最低位為１，表示
準備啟動寫ＤＭＡ
Ｗ?Ｐ５? ＝ Ｒ６? ／／將Ｒ６和Ｒ７的低１６位寫入
兩個配置寄存器中，真正啟動ＤＭＡ
Ｗ?Ｉ０? ＝ Ｒ７．Ｌ?
ＤＭＡ＿ＷＡＩＴ? ／／等待ＤＭＡ結束
Ｒ６ ＝ Ｗ?Ｐ１?? ／／根據寫描述子塊第一個字的
最高位判斷描述子塊的所有權
ｃｃ ＝ ｂｉｔｔｓｔ?Ｒ６?１５??
ＩＦ ｃｃ ＪＵＭＰ ＤＭＡ＿ＷＡＩＴ? ／／如果為１，表示還在ＤＭＡ
狀態，繼續判斷，等待
ＲＴＳ?
．ａｌｉｇｎ ４? ／／在Ｌ２空間范圍內定義兩個
描述子塊，要求４個字節對齊
．ＢＹＴＥ２ ＲＡＭ＿ＲＥＡＤ?５??
．ａｌｉｇｎ ４?
．ＢＹＴＥ２ ＲＡＭ＿ＷＲＩＴＥ?５??
值得注意的是，在上述ＤＭＡ例程中，筆者使用了查詢等待方式，但中間完全可以插入其他指令，例如ＤＳＰ還可以同時作雙乘加和兩次３２位取數。只要不訪問正在ＤＭＡ讀寫的地址區域，沒有任何影響。這意味著，在系統ＤＭＡ的同時，ＤＳＰ可以同時進行其他操作，這一點對于提高ＤＳＰ的效率至關重要。
４ 各種內存空間的ＤＭＡ訪問指標測試及分析
根據以上配置，筆者對ＡＤＳＰ－２１５３５的ＤＭＡ性能進行了比較詳盡的測試。測試數據如表１所示。
表1 21535的DMA實測數據
注：測試環境-DSP核心時鐘300MHz，系統時鐘120MHz，SDRAM為PC133標準。樣本采樣：各15次
從表１中的實測數據可以看出，ＤＭＡ的速度均在１８．７Ｍ雙字／秒以上，最高速度達４６．９Ｍ雙字／秒，可以滿足工程中高速采集的需要。從表中數據可以得出以下結論：
（１）ＤＭＡ雙向速度不對稱，將源地址和目的地址交換后，速度會發生變化；
（２）低速向高速區域傳輸時，要比反向傳輸快；
（３）同類區域ＤＭＡ一般比區域之間ＤＭＡ要慢。如Ｌ１ ＤＭＡ到Ｌ１，比Ｌ１ ＤＭＡ到Ｌ２和ＳＤＲＡＭ都要慢一些。其它區域也有類似現象。
（４）高速區域ＤＭＡ速度并不一定快，如Ｌ１區域ＤＭＡ速度總體表現反而最低。
【ADSP-21535 Blackfin的Mem DMA高速通信】相關文章：
換體DMA高速數據采集電路的CPLD實現08-06
DMA在實時圖像處理中的應用08-06
ADSP2116中DMA的應用08-06
利用EPP接口協議實現高速數據通信08-06
NRZ-HDB3碼轉換器的高速長距離通信08-06
DSP與單片機的一種高速通信實現方案08-06