- 相關推薦
在Protel99SE下實現可編程邏輯器件設計
摘要：通過工程實例介紹了在ＤＳＰ?ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ數字信號處理?系統設計中，利用ＰＲＯ-ＴＥＬ９９ＳＥ嵌套的ＡｄｖａｎｃｅｄＰｒｏｔｅｌＰＬＤ９９硬件描述語言ＣＵＰＬ進行可編程邏輯器件設計的方法。關鍵詞：可編程邏輯器件(ＰＬＤ)；硬件描述語言(ＣＵＰＬ)；Ｐｒｏｔｅｌ９９ｓｅ
１引言
在以往的ＤＳＰ設計中，采用ＴＴＬ、ＣＭＯＳ電路和專用數字電路進行設計時，器件對電路的處理功能是固定的，用戶不能定義或修改其邏輯功能。但隨著電子技術的發展和工程對所需功能復雜程度的進一步提高，系統將需要很多芯片，這樣，在芯片之間，以及芯片和印刷電路板的布線和接點也相應增多，因而導致系統的可靠性下降和功耗增加，這樣也就越來越不能滿足工程實際的需要。而大規模可編程邏輯器件?ＰＬＤ：ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ?和基于芯片的ＥＤＡ?ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎＡｕｔｏｍａｔｉｃ電子設計自動化?工具軟件則可以解決這一問題。半導體技術的提高使ＡＳＩＣ?ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：特定用途集成電路?設計技術日趨完善，同時可編程邏輯器件在結構、工藝、集成度、功能、速度、靈活性等方面的改進和提高，也為高效率、高質量、靈活設計數字系統提供了可靠性。此外，ＣＰＬＤ?ＣｏｍｐｌｅｘＰｒｏ-ｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ?或ＦＰＧＡ?ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＡｒｒａｙ?技術的出現，又為ＤＳＰ提供了一種嶄新的方法，并使ＣＰＬＤ或ＦＰＧＡ設計的ＤＳＰ系統具有良好的實用性和極強的實時性。
在Ｐｒｏｔｅｌ９９ｓｅ嵌套的ＰＬＤ９９的開發環境下，可編程邏輯器件設計可以直接面向用戶要求，自上而下地逐層完成相應的描述、綜合、優化、仿真與驗證，直到生成能夠下載到器件的ＪＥＤ文件，該方法結構嚴謹，易于操作，其設計流程如圖１所示。
２實例介紹
在某工程中，要求利用ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５作為同步信號進行６４個通道的選擇，以使６４個通道在不同時刻進行工作，電路產生的發射脈沖連接在６４個雙晶探頭上，然后將雙晶探頭產生的原始回波信號ａ１，ｂ１，ｃ１，ｄ１經過ＡＤ８１８４?四選一開關?輸出到信號板進行處理。
３設計過程
３．１確定設計目的
由于每一通道的電路都是相同的，考慮到硬件電路以及電路板容量的問題，可先將６４個通道分成１６組，即每塊電路ＰＣＢ板設計四個通道，這１６組利用ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５和撥碼開關Ｓ１選通，然后利用ＳＹＮ０，ＳＹＮ１產生選通每塊電路板的四個通道的選通信號Ａ０、Ａ１和輸出使能ＥＮ，其電路原理如圖２所示，信號的先后次序及邏輯關系見圖３。
３．２ＰＬＤ器件的選擇和輸入輸出的確定
由于ＣＵＰＬ語言與器件和生產廠家無關，根據設計目的和要求，最簡單、最常用的ＧＡＬ２２Ｖ１０可以作為目標器件。根據ＧＡＬ２２Ｖ１０的技術資料和器件各個管腳的定義，可將同步信號ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５和撥碼開關Ｓ１的四個管腳作為輸入信號，即選擇２～１１為輸入管腳，１３腳直接接地，１４～２０為輸出管腳，其中１４～１７腳用來進行通道選擇，１８、１９腳作為ＡＤ８１８４的選通信號，２０腳作為ＡＤ８１８４的輸出使能，參見圖２。
圖3信號邏輯關系圖
３．３創建包括頭信息的源文件
在ＰＬＤ９９的開發環境下，根據上述設想及管腳分配，利用Ｐｒｏｔｅｌ９９ｓｅ模板和硬件描述語言ＣＵＰＬ定義輸入輸出管腳，以創建包括頭信息的文本文件Ｔａｎ-Ｓｈａｎｇ．ｐｌｄ，然后用ＣＵＰＬ語言寫出如下的中間變量邏輯式和邏輯等式?注：由于描述變量ＥＮ的乘積項過多，故將變量ＥＮ分成中間變量ＥＮ１和ＥＮ２?，并完善文本文件。經過一系列設置后便可編譯原文件，編譯成功后會提示Ｃｏｍｐｉｌａｔｉｏｎｓｕｃｃｅｓｓｆｕｌ，方法如下：
／＊＊ＤｅｃｌａｒａｔｉｏｎｓａｎｄＩｎｔｅｒｍｅｄｉａｔｅＶａｒｉａｂｌｅｓ＊＊／
ＥＮ１＝!(ｋ１＆ｋ２＆ｋ３＆ｋ４＆ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５
＃!ｋ１＆ｋ２＆ｋ３＆ｋ４＆!ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５
＃ｋ１＆!ｋ２＆ｋ３＆ｋ４＆ｓｙｎ２＆!ｓｙｎ３＆ｓｙｎ４
＆ｓｙｎ５
＃!ｋ１＆!ｋ２＆ｋ３＆ｋ４＆!ｓｙｎ２＆!ｓｙｎ３＆ｓｙｎ４＆ｓｙｎ５
＃ｋ１＆ｋ２＆!ｋ３＆ｋ４＆ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５
＃!ｋ１＆ｋ２＆!ｋ３＆ｋ４＆!ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５
＃ｋ１＆！ｋ２＆！ｋ３＆ｋ４＆ｓｙｎ２＆！ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５
＃！ｋ１＆！ｋ２＆！ｋ３＆ｋ４＆！ｓｙｎ２＆！ｓｙｎ３＆！ｓｙｎ４＆ｓｙｎ５??
ＥＮ２＝！（ｋ１＆ｋ２＆ｋ３＆！ｋ４＆ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５
＃！ｋ１＆ｋ２＆ｋ３＆！ｋ４＆！ｓｙｎ２＆ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５
＃ｋ１＆！ｋ２＆ｋ３＆！ｋ４＆ｓｙｎ２＆！ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５
＃！ｋ１＆！ｋ２＆ｋ３＆！ｋ４＆！ｓｙｎ２＆！ｓｙｎ３＆ｓｙｎ４＆！ｓｙｎ５
＃ｋ１＆ｋ２＆！ｋ３＆！ｋ４＆ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆！ｓｙｎ５
＃！ｋ１＆ｋ２＆！ｋ３＆！ｋ４＆！ｓｙｎ２＆ｓｙｎ３＆！ｓｙｎ４＆!ｓｙｎ５
＃ｋ１＆!ｋ２＆!ｋ３＆!ｋ４＆ｓｙｎ２＆!ｓｙｎ３＆!ｓｙｎ４＆!ｓｙｎ５
＃!ｋ１＆!ｋ２＆!ｋ３＆!ｋ４＆!ｓｙｎ２＆!ｓｙｎ３＆!ｓｙｎ４＆!ｓｙｎ５);／＊＊ＬｏｇｉｃＥｑｕａｔｉｏｎｓ＊＊／
ＥＮ＝ＥＮ１＆ＥＮ２?
Ａ１＝!ｓｙｎ１＆!ＥＮ?
Ａ０＝!ｓｙｎ０＆!ＥＮ?
ａ＝!Ａ１＆!Ａ０＆!ＥＮ?
ｂ＝!Ａ１＆Ａ０＆!ＥＮ?
ｃ＝Ａ１＆!Ａ０＆!ＥＮ?
ｄ＝Ａ１＆Ａ０＆!ＥＮ?
圖4查看波形輸出文件
３．４設置仿真向量
通過創建仿真測試文件ＴａｎＳｈａｎｇ．ＳＩ可進行仿真測試，以產生如圖３的仿真波形，當編譯和仿真成功后，即可得到可下載到可編程邏輯器件的ＪＥＤ文件。該仿真測試文件Ｔａｎｓｈａｎｇ．ＳＩ如下：
ＯＲＤＥＲ：ｓｙｎ５，ｓｙｎ４，ｓｙｎ３，ｓｙｎ２，ｓｙｎ１，ｓｙｎ０，ｋ４，ｋ３，ｋ２，ｋ１，ＯＥ，ＥＮ，Ａ１，Ａ０，ａ，ｂ，ｃ，ｄ；
ＶＥＣＴＯＲＳ：
００００００００００１ＬＨＨＬＬＬＨ
０００００１００００１ＬＨＬＬＬＨＬ
００００１０００００１ＬＬＨＬＨＬＬ
００００１１００００１ＬＬＬＨＬＬＬ
從仿真結果很明顯地可以看出：撥碼開關的四位Ｋ１，Ｋ２，Ｋ３，Ｋ４分別代表００～０Ｆ（十六進制碼）這１６組，而每組的四個通道的輸出為ａ，ｂ，ｃ，ｄ；由于ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５可組成００～３Ｆ（十六進制碼）共６４個通道，從而實現了利用ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５分時選通６４個通道回波信號的功能。由于ＥＮ始終為低電平信號，因此保證了ＡＤ８１８４的選通信號能夠起作用。
４結論
利用ＡｄｖａｎｃｅｄＰｒｏｔｅｌＰＬＤ９９的硬件描述語言ＣＵＰＬ進行ＰＬＤ設計，具有設計簡單、可操作性強的優點，在采用可編程邏輯器件進行系統設計時，由于其硬件描述語言ＣＵＰＬ能夠定義內部邏輯和外接管腳的功能，而且在設計中根本不必考慮邏輯器件內部連線和組合邏輯陣列?ＩｎｔｅｒｃｏｎｎｅｃｔＡｎｄＣｏｍｂｉｎａｔｏ-ｒｉａｌＬｏｇｉｃａｌ?，再加上除了系統行為和功能描述外，所有設計過程都可以用計算機自動完成，所以，通過可編程邏輯器件?ＦＰＧＡ?等開發工具，在實驗室就可以設計出專用的集成電路，從而真正實現電子設計自動化。由此可見：該方法并為數字系統的設計提供了非常方便的手段，靈活地解決了眾多復雜的工程實踐問題，從而可大大縮短研發時間。
【在Protel99SE下實現可編程邏輯器件設計】相關文章：
用Protel99SE實現脈沖電路的仿真08-06
Windows CE下串行通信的實現08-06
uClinux下動態Web技術的實現方法08-06
價值的創造與實現教學設計07-27
在uClinux環境下實現虛擬局域網08-06
車載GPS智能終端的設計與實現08-06
PCI總線仲裁器的設計與實現08-06